刚走完 Intel senior 的 SWE loop，目标大概对应他们的 L5（Senior Engineer 2）。system design 是最有意思的部分，所以把细节分享一下。
两场 system design，每场 45 分钟。第一场更偏平台：设计一个 telemetry pipeline，能处理分布式制造环境里、来自运行在芯片组上的传感器的高吞吐数据。不算离谱，但他们很看重 fault tolerance 和 exactly-once delivery semantics。我讲了 Kafka，写了粗略 schema，提到了 backpressure。第二场更偏基础设施：设计一个分布式 key-value store，经典题，但他们会深挖一致性模型。让我对比 eventual 和 strong consistency，各自适用场景。我讲了 Dynamo 风格的方案和 vector clocks，他们也会很有建设性地 push back 失败模式。
我注意到几件和 FAANG 风格 system design 不太一样的点： 他们不想让你丢 buzzwords。我提了一句 “service mesh” 没解释为什么，面试官就打断我让我放慢。他们确实想看推理，而不是架构图。 跨职能上下文比我预期更重要。Intel 偏芯片，所以当我把 telemetry 设计框在真实硬件传感器数据上时，现场氛围明显不一样了。他们注意到了。 有位面试官明确说他们团队同时在用 legacy enterprise 工具和现代 cloud-native，所以如果你能讲出务实的迁移路径，会加分。
虽然我投的是平台岗不是 embedded，但也短暂提到了 C++。他们问我对内存管理有没有看法。我主要是 Go/Python，就老实说了；看起来没影响。
总流程：phone screen，两轮 coding，两轮 system design，一轮 behavioral，再加一轮 hiring manager chat。时间线大概 5 周。onsite 后 8 天出结果。
如果你在准备，欢迎问细节。